## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-243919

(43) Date of publication of application: 21.09.1993

(51)Int.Cl.

H03K 3/286

(21)Application number : 04-041195

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

27.02.1992


(72)Inventor: HORIKOSHI MASARU

## (54) LATCH CIRCUIT

## (57)Abstract:

PURPOSE: To increase the operation speed of a latch circuit constituted of an ECL without increasing power

CONSTITUTION: Transistors Q1 and Q2 connected differentially respectively, the transistors Q3 and Q4 whose inputs and outputs are cross-connected and to which the outputs of the transistors Q1, Q2 are impressed, the transistor Q5 to control a current to flow in the transistors Q1, Q2 by a clock signal CL, and the transistor Q6 to control the current to flow in the transistors Q3, Q4 by the inverted signal \*CL of the clock signal CL are provided, and the size of the transistor Q5 is made larger than the size of the transistor Q0.



## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顯公開番号

# 特開平5-243919

(43)公開日 平成5年(1993)9月21日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 3/286

F 7436-5 J

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平4-41195

(22)出願日

平成 4年(1992) 2月27日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

(72)発明者 堀越 勝

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内


(74)代理人 弁理士 西野 卓嗣

## (54)【発明の名称】 ラッチ回路

## (57)【要約】

【目的】 本発明は、ECLで構成されたラッチ回路の 動作速度を消費電力を増加することなく高速にする。

【構成】 各々差動接続されたトランジスタ $Q_1$ 及び $Q_2$  と、入力と出力がクロス接続されトランジスタ $Q_1$ 及び $Q_2$ の出力が印加されたトランジスタ $Q_3$ 及び $Q_4$ と、トランジスタ $Q_1$ 及び $Q_2$ に流れる電流をクロック信号CLによって制御するトランジスタ $Q_5$ と、トランジスタ $Q_3$ 及び $Q_4$ に流れる電流をクロック信号CLの反転信号\*CLによって制御するトランジスタ $Q_6$ とを備え、トランジスタ $Q_5$ のサイズをトランジスタ $Q_6$ のサイズより大きくする。



## 【特許請求の範囲】

【請求項1】 相補関係にあるデータ信号が入力に印加 され、各々差動接続された第1と第2のトランジスタ と、入力と出力がクロス接続され前記第1と第2のトラ ンジスタの出力が印加された第3と第4のトランジスタ と、前記第1及び第2のトランジスタに流れる電流をク ロック信号によって制御する第5のトランジスタと、前 記第3及び第4のトランジスタに流れる電流を前記クロ ック信号の反転信号によって制御する第6のトランジス タとを備え、前記第5のトランジスタのサイズを前記第 6のトランジスタのサイズより大きくすることを特徴と するラッチ回路。

【請求項2】 相補関係にあるデータ信号が入力に印加 され、各々差動接続された第1と第2のトランジスタ と、入力と出力がクロス接続され前記第1と第2のトラ ンジスタの出力が印加された第3と第4のトランジスタ と、前記第1及び第2のトランジスタに流れる電流をク ロック信号によって制御する第5のトランジスタと、前 記第3及び第4のトランジスタに流れる電流を前記クロ ック信号の反転信号によって制御する第6のトランジス 20 される。しかし、出力電圧の振幅を大きくするために タとを備え、前記第5のトランジスタは、前記第6のト ランジスタと同一のサイズを有するトランジスタを複数 並列接続して構成することを特徴とするラッチ回路。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、ECL(エミッタ・カ ップルド・ロジック)によって構成された集積回路に内 蔵されるラッチ回路に関する。

#### [0002]

【従来の技術】従来ECLによって構成されたラッチ回 30 路は、図3に示すように構成されている。図において、 トランジスタQ1とQ2は、エミッタが共通に接続され、 各々のベースを入力とする所謂差動増幅回路を構成し、 ベースにはデータ信号D及びその反転信号\*Dが印加さ れる。トランジスタQ3とQ4は、エミッタが共通に接続 され、互いのベースとコレクタがクロス接続されると共 に、各々のコレクタと電源Vccの間に負荷抵抗R1とR2 が接続される。また、トランジスタQ1とQ2のコレクタ は、負荷抵抗R1及びR2とトランジスタQ3及びQ4のコ レクタの接続点に接続される。

【0003】更に、トランジスタQ1とQ2のエミッタ は、クロック信号CLがベースに印加されるトランジス タQ5のコレクタに接続され、トランジスタQ5のエミッ タは、電流源I1に接続される。トランジスタQ3とQ4 のエミッタは、クロック信号CLの反転信号\*CLがべ ースに印加されたトランジスタQ6のコレクタに接続さ れ、トランジスタQ6のエミッタは電流源I1に接続され

【0004】図3のラッチ回路において、クロック信号 CLが「H」レベル、反転クロック信号\*CLが「L」 50 た、消費電流は電流源によって決定されるため、第5の

レベルの場合、トランジスタQ5がオンになり、トラン ジスタQ6がオフになるため、電流 I1は、トランジスタ

Q1及びQ2に流れ、トランジスタQ3及びQ4は不動作状 態になる。この時、データ信号Dと反転信号\*Dの内容 にしたがってコレクタ電圧の一方が「L」レベル、他方 が「H」レベルとなり、この電圧がトランジスタQ3と

2

Q4のベースに伝達される。

【OOO5】次にクロック信号CLが「L」レベル、反 転クロック信号\*CLが「H」レベルになると、トラン 10 ジスタQ5がオフし、トランジスタQ6がオンする。従っ て、トランジスタQ1とQ2が不動作となり、トランジス  $Q_3 \lor Q_4$ が動作する。この時、トランジスタ $Q_3 \lor Q_4$ は、トランジスタQ1とQ2の出力状態をラッチし保持す

#### [0006]

【発明が解決しようとする課題】図3の回路において、 動作速度はトランジスタQ1乃至Q6の特性と、負荷抵抗 R1及びR2と、電流I1によって決定され、また、出力 電圧の振幅は、負荷抵抗R1、R2と電流I1の積で決定 は、負荷抵抗R1、R2の値を大きくするか電流I1を大 きくする必要があるが、負荷抵抗R1、R2を大きくする と、トランジスタのコレクター基板容量との時定数が大 きくなるため動作速度が遅くなり、また、電流 I<sub>1</sub>を大 きくすると消費電力が大きくなってしまう。

【0007】そこで、出力電圧の振幅を確保するととも に消費電力を押さえ、且つ動作を更に高速にしたい要求 がある。

## [8000]

【課題を解決するための手段】本発明は、上述した点に 鑑みて創作されたものであり、相補関係にあるデータ信 号が入力に印加され、各々差動接続された第1と第2の トランジスタと、入力と出力がクロス接続され前記第1 と第2のトランジスタの出力が印加された第3と第4の トランジスタと、前記第1及び第2のトランジスタに流 れる電流をクロック信号によって制御する第5のトラン ジスタと、前記第3及び第4のトランジスタに流れる電 流を前記クロック信号の反転信号によって制御する第6 のトランジスタとを備え、前記第5のトランジスタのサ 40 イズを前記第6のトランジスタのサイズより大きくする ことにより、より高速に動作するラッチ回路を提供する ものである。

#### [0009]

【作用】入力データを取り込む第1と第2のトランジス タを制御する第5のトランジスタのサイズを大きくする ことにより、第1と第2のトランジスタに流れる電流が 電流源によって設定された電流に達するまでの時間が短 縮されるので、入力データの取り込みと次段への出力が 速くなり、全体としての動作速度の髙速化が図れる。ま 3

トランジスタのサイズを大きくしても消費電力は変わら ない。

#### [0010]

【実施例】図1は、本発明の実施例を示す回路図であ る。図において、トランジスタQ1とQ2は、エミッタが 共通に接続され、各々のベースを入力とする所謂差動増 幅回路を構成し、ベースにはデータ信号D及びその反転 信号\*Dが印加される。トランジスタQ3とQ4は、エミ ッタが共通に接続され、互いのベースとコレクタがクロ ス接続されると共に、その接続点にトランジスタ $Q_1$ と IO なり、トランジスタ $Q_1$ から伝達された「L」レベルの トランジスタQ2のコレクタが各々接続され、伝達され たデータの保持回路を構成している。また、トランジス タQ1のコレクタとトランジスタQ3のコレクタの接続点 と電源Vcc (例えば、3V~5V) の間、及び、トラン ジスタQ2のコレクタとトランジスタQ4のコレクタの接 統点と電源VCCの間には、各々負荷抵抗R1とR2が接続 される。この負荷抵抗R1及びR2は、前段の差動増幅回 路と後段の保持回路で共通に使用されている。

【0011】更に、トランジスタQ1とQ2のエミッタ は、クロック信号CLがベースに印加されるトランジス 20 り、電源 $V_{CC}$ の電圧が5V以上と高い場合の回路であ タQ5のコレクタに接続され、トランジスタQ5のエミッ タは、電流源 I<sub>1</sub>に接続される。トランジスタQ3とQ4 のエミッタは、クロック信号CLの反転信号\*CLがべ ースに印加されたトランジスタQ6のコレクタに接続さ れ、トランジスタQ6のエミッタは電流源 I1に接続され

[0012] ここで、トランジスタ $Q_1$ 、 $Q_2$ 、 $Q_3$ 、 $Q_4$ 及びQ6は同一のサイズで構成されるが、トランジスタ Q5は、トランジスタQ6のサイズの2倍のサイズで構成 CLが「H」レベル、反転クロック信号\*CLが「L」 レベルになると、トランジスタQ5がオンになり、トラ ンジスタQ6がオフになるため、電流 I 1はトランジスタ Q1及びQ2に流れる。この時、トランジスタQ5の駆動 能力が他のトランジスタの2倍になるため、トランジス タQ1とQ2のエミッタ電圧は急速に引き下げられ、トラ ンジスタQ1とQ2のいずれかがオンする時間が短縮され る。例えば、トランジスタQ1のベースに供給されたデ ータ信号Dが「H」レベル、トランジスタQ2のベース に供給されたデータ信号\*Dが「L」レベルであるとき 40 には、トランジスタQ<sub>1</sub>が索早くオンする。トランジス タQ1がオンすると、電流 I1は負荷抵抗 R1を介して流 れ、トランジスタQ1のコレクタ電圧は、「L」レベル に引き下げられ、この電圧がトランジスタQ4のベース に伝達される。一方、トランジスタQ2はオフするた め、負荷抵抗R1には電流は流れず、そのコレクタ電圧

は「H」レベルになり、トランジスタQ3のベースに伝 達される。

【0013】次にクロック信号CLが「L」レベル、反 転クロック信号\*CLが「H」レベルになると、トラン ジスタQ5がオフし、トランジスタQ6がオンする。従っ て、トランジスタQ1とQ2が不動作となり、トランジス タQ3とQ4が動作する。上述のデータ信号が入力されて いる場合、「H」レベルが伝達されたトランジスタQ3 がオンするため、そのコレクタ電圧は、「L」レベルと 電圧が保持される。また、トランジスタQ4は、オフと なり、そのコレクタ電圧は「H」となるため、トランジ スタQ3のベース電圧が「H」に保持される。

【0014】このように、トランジスタQ5のサイズを トランジスタQ6のサイズの2倍とすることにより、ラ ッチ回路の動作速度が向上する。また、差動増幅回路と 保持回路、即ち、トランジスタQ5とQ6に流れる電流 は、定電流源 I 1 によって定まるため、消費電力は変化 しない。図2は、本発明の他の実施例を示す回路図であ る。図1と同一部分については説明を略すが、特徴は、 トランジスタQ3のコレクタ電圧をトランジスタQ8を介 してトランジスタQ4に帰還し、トランジスタQ4のコレ クタ電圧をトランジスタQ7を介してトランジスタQ3に 帰還する点である。トランジスタQ7及びQ8のコレクタ は電源Vccに接続され、エミッタを各々トランジスタQ 3及びQ4のベースに接続され、これにより、トランジス タQ3及びQ4のレベルシフトがなされる。そして、トラ ンジスタQ5は図1と同様にトランジスタQ6の2倍のサ されている。図1のラッチ回路において、クロック信号 30 イズになっているので、同様に動作速度の高速化が実現 されている。

> 【0015】尚、図1及び図2に示された回路では、ト ランジスタQ5のサイズを2倍にしたが、他と同一サイ ズのトランジスタを複数並列接続してもよい。

## [0016]

【発明の効果】本発明によれば、ラッチ回路の高速動作 が消費電力を増すことなく実現できるものであり、例え ば、従来400MHzであった最高動作周波数が500 MHzから600MHzにまで高めることができた。

## 【図面の簡単な説明】

【図1】本発明の実施例を示す回路図である。

【図2】本発明の他の実施例を示す回路図である。

【図3】従来例を示す回路図である。

## 【符号の説明】

トランジスタ  $Q_1 \sim Q_8$ 

[ <sub>1</sub> 電流源

